PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-231717

(43)Date of publication of application: 16.08.2002

(51)Int.CI.

H01L 21/316 CO1B 33/12

H01L 29/78

(21)Application number: 2001-337464

(71)Applicant:

TEXAS INSTRUMENTS INC

(22)Date of filing:

02.11.2001

(72)Inventor:

ROTONDARO ANTONIO L P

(30)Priority

Priority number: 2000 245877

Priority date: 03.11.2000

Priority country: US

(54) ULTRA-THIN SILICON DIOXIDE FILM USING OXYGEN DINITRIDE AS OXIDIZER

(57)Abstract:

PROBLEM TO BE SOLVED: To provide an ultra-thin film oxide structural body on a semiconductor, and to provide a method for manufacturing the body.

SOLUTION: An oxide layer is grown on the semiconductor using N2O as an oxidizer by adding hydrogen as needed.

LEGAL STATUS

[Date of request for examination]

27.05.2004

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of

rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12)公開特許公報 (A)

(11)特許出願公開番号 特開2002-231717

(P2002-231717A) (43)公開日 平成14年8月16日(2002.8.16)

(51) Int. C1. 7 H01L 21/316 C01B 33/12	識別記号	F I デーマコート (参考 HO1L 21/316 S 4G072 C01B 33/12 2 5F058
H01L 29/78		HO1L 29/78 301 G 5F140 審査請求 未請求 請求項の数13 OL (全8頁)
(21)出願番号	特願2001-337464(P2001-337464)	(71) 出願人 501229528
(22)出願白	平成13年11月2日(2001.11.2)	テキサス インスツルメンツ インコーポ レイテッド
(31)優先権主張番号 (32)優先日 (33)優先権主張国	245877 平成12年11月3日(2000.11.3) 米国(US)	アメリカ合衆国、テキサス、ダラス、チャーチル ウエイ 7839 (72)発明者 アントニオ エル、ピー、ロトンダロアメリカ合衆国 テキサス、ダラス、ウィーウ ヴァイン コート 7715、アパート
		メント 223 (74)代理人 100066692 弁理士 浅村 皓 (外3名)
o,		最終頁に続く

(54)【発明の名称】酸化剤としてN2Oを用いた超薄膜SiO2

(57)【要約】

【課題】 半導体上の超薄膜酸化物構造体及びその製造 方法を提供する。

【解決手段】 酸化剤としてN. Oを用い、場合により水素を添加して半導体の上に酸化物層を成長させる。

10

【特許請求の範囲】

N. O及び水素を用いて半導体本体の上 に酸化物層を成長させる工程を有する集積回路製造方 法。

1

【請求項2】 酸化物層が7人~22人の範囲の厚さを 有する、請求項1に記載の方法。

酸化物層を成長させる工程が、850℃ 【請求項3】 より高い温度で行われる、請求項1に記載の方法。

酸化物層を成長させる工程が、低温壁高 【請求項4】 速熱処理装置内で行われる、請求項1に記載の方法。

【請求項5】 酸化物層がトランジスタのゲート誘電体 を形成する、請求項1に記載の方法。

【請求項6】 酸化物層を成長させる工程が、ジュール 熱加熱装置内で行われる、請求項1に記載の方法。

【請求項7】 酸化物層の上に高k誘電体膜を付着さ せ、ゲート誘電体を形成する、請求項1に記載の方法。

【請求項8】 低温壁高速熱処理装置内で酸化剤として N.Oを用いて酸化物層を成長させる工程を有する集積 回路製造方法。

【請求項9】 酸化物層が7A~22Aの範囲の厚さを 20 有する、請求項8に記載の方法。

【請求項10】 酸化物層を成長させる方法が、850 ℃より高い温度で行われる、請求項8に記載の方法。

【請求項11】 酸化物層を成長させる工程が、低温壁 高速熱処理装置内で雰囲気に水素を添加することを更に 含む、請求項8に記載の方法。

【請求項12】 酸化物層がトランジスタのゲート誘電 体を形成する、請求項8に記載の方法。

【請求項13】 酸化物層の上に高k誘電体膜を付着さ せ、ゲート誘電体を形成する、請求項8に記載の方法。 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、一般に集積回路中 にトランジスタ用のゲート誘電体を形成する分野に関 し、特に超薄膜ゲート誘電体を形成することに関する。 [0002]

【従来の技術】現在、半導体チップ上に一層高速で電力 消費の少ない装置を一層高密度で与えるために半導体装 置を小型化することが非常に要求されている。適切な装 置性能を達成するためには、装置の横方向の大きさの縮 40 小は、同様に垂直方向の縮小も必要とする。この垂直方 向の縮小は、必要な装置性能を与えるためには、ゲート 誘電体の電気的有効厚さを減少させることを要求する。

【0003】二酸化ケイ素は好ましいゲート誘電体材料 である。しかし、ゲート誘電体用としてSiО,の厚さ を縮小すると、酸化工程で厳しい制約を受けることにな る。これらの誘電体を用いた最新の技術にとって、ウエ 一ハを横切るA未満の均一性及び厚さの制御が要求され ている。慣用的炉でこれらの層を成長することができる

させ、酸化剤、O.の濃度を薄くしなければならない。 このことは、一層厚い界面層が存在する結果として、S iO.誘電体の電気的性質を劣化する結果になる。 [0004]

【発明が解決しようとする課題】本発明は、超薄膜酸化 物構造体及びその方法を提供することにある。

[0005]

【課題を解決するための手段】本発明は、超薄膜酸化物 を形成するための酸化剤としてN, Oを用いる。O, に比 較してN, Oの酸化効率が低いことにより、減少した成 長速度を維持しながら、酸化温度を850℃より高く上 昇させることができる。好ましい態様として、酸化物の 電気的性質を改良するため、水素を添加する。本発明の 別の態様として、その超薄膜酸化物を形成するため、低 温壁ランプヒーター高速熱処理 (rapidthermal proces s) (RTP) 装置 (tool) を用いる。

【0006】本発明の利点は、高品質超薄膜酸化物を形 成するための均一で制御される方法を与えることであ る。

【0007】この利点及び他の利点は、図面と共に本明 細書を参照することにより当業者には明らかになるであ ろう。

[0008]

【発明の実施の形態】本発明を、MOSトランジスタの ためのゲート誘電体を形成することに関連して次に記述 する。本発明の長所は超薄膜酸化物を形成することに一 般に適用できることは、本明細書を参照した当業者には 明らかであろう。

【0009】本発明の一つの態様として、N.Oを用い て超薄膜(<23A)の酸化物を形成する。O.と比較 してN,Oの酸化効率が低いので、酸化温度を850℃ より高く上昇することができる。温度は1200℃まで 上昇することができる。しかし、温度は1100℃より 低く保つのが好ましい。これらの温度では、超薄膜酸化 物の成長速度は、10人の制御された成長を達成するこ とができるような速度である。

【0010】誘電体の電気的性質を更に改良するため、 雰囲気 (ambient) に水素を添加するのが好ましい。

【0011】超薄膜酸化物を形成するためには減圧を用 いるのが好ましい。減圧により最適均一性及び制御され た成長速度が確実に与えられる。例えば、圧力は10ト ールの程度にすることができる。

【0012】次に、本発明の態様を用いてMOSトラン ジスタのためのゲート誘電体を形成する方法を、図面1 A~1Dを参照して記述する。図1Aに関し、半導体本 体10を絶縁構造体(isolation structure)12を形 成することにより処理する。半導体本体10は適当なド ーピングをした半導体基体(例えば、ケイ素)を含む。 例えば、閾値調節インプラント(threshold adjust imp ようになるためには、処理温度を850℃より低く低下 50 lants)及び所望のウエル領域(well regions)(図示

されていない)が形成されていてもよい。図示したように、絶縁構造体12は、浅いトレンチ絶縁体を含む。フィールド酸化物絶縁体のような別の絶縁構造体も当分野で知られている。

【0013】図1Bに関し、半導体本体10の上に超薄膜ゲート誘電体14が形成されている。超薄膜ゲート誘電体14は二酸化ケイ素を含む。超薄膜ゲート誘電体14の厚さは、偏光法で測定して7A~22Aの範囲にある。コロナ放電抽出CV曲線で測定した同じ酸化物の厚さは2A~22Aの範囲にある。超薄膜ゲート誘電体14は、酸化剤としてN.Oを用いて形成する。好ましい態様として、H.を雰囲気に添加して誘電体14の電気的性質を改良する。

【0014】超薄膜誘電体14を形成するために種々の装置を用いることができる。例えば、ジュール加熱炉、ランプ加熱高速熱処理器(heated rapid thermal processor)、及びジュール加熱高速熱処理器を用いることができる。しかし、好ましい態様として、低温壁ランプ加熱(cold wall lamp heated)RTP装置のような低温壁装置を用いる。低温壁装置(cold wall tool)を用い20ることにより、ウエーハの表面上を除き、どこでもN、O分子の分解を防ぐ。酸化雰囲気中にH、が存在すると、界面に窒素が混入するのを防ぐ。その方法により、図2で示したように、22Aのフイルムで窒素混入を5×1011原子/cmiより少なくすることとなる。

【0.015】上記方法により850℃~1150℃の範囲の温度を用いることができる。O.を用いた従来の方法では、温度を850℃より低く低下し、酸化物濃度を希釈する必要があった。900℃より高い温度は従来法のO.処理では制御できない不均一な成長を与える結果になっていた。しかし、酸化剤としてN.Oを用いると、良好な均一性及び10Åまでの低い制御された成長を維持しながら、温度を上昇させることができる。例えば、11ÅのSiO.膜は、1050℃で成長させることができる。8Åより小さい膜は、950℃の温度で成

目標厚さ	3シグマ	平均厚さ
18Å ·	1. 0 Å	17.66
18Å	1.5Å	17.66
18Å	2. 0Å	17.66
15Å	1.0Å	14.92
15Å	1.5Å	14.92
15Å	2. 0Å	14.92

【0020】N,O+H,を用いて形成したゲート誘電体 14のようなSiO,膜は、従来の乾式O,炉及びO,+H,法により製造した酸化物と比較して、一桁小さい界 面密度状態 (density of interface state) (Dit)を有する。36~40人の同等の酸化物厚さ(EOT)についての種々の方法によるDitが図5に示されている。図6は、典型的なCV曲線であり、そこではN,O+H,酸化物の場合の低いDit値を抽出した。

長させることができる。図3は、種々の温度でのN,O+H,酸化に対する成長曲線(酸化物厚さ対時間)を示している。図4は、O,+H,中での酸化についての成長曲線を示している。高い温度が望ましい。なぜなら、それらは一層薄い界面層(誘電体と基体との間の層)を与える結果になるからである。界面層が薄いと、誘電体の電気的性質が向上する。

【0016】超薄膜ゲート誘電体14を形成した後、高k誘電体15を、場合により超薄膜誘電体14の上に堆積してもよい。高k誘電体とは、二酸化ケイ素より大きな誘電率(例えば、>4.0)を有する誘電体として定義されているのが典型的である。それらの例には、ケイ酸Hf、又はケイ酸2rのようなケイ酸塩が含まれる。ゲート電極材料16を、図1Cに示すように堆積する。ゲート電極材料はポリシリコンを含むのが典型的である。例えば、ゲート電極材料16は、ポリシリコンの層、障壁(パリヤー)層(例えば、WN又はWSiN)、及び金属層(例えば、W)を含んでいてもよい。別のゲート構造体も当分野でよく知られている。

【0017】ゲート電極材料16、場合により高k誘電体15、及びゲート誘電体14を、次にパターン化し、エッチングして図1Dに示すようなゲート構造体20を形成する。ドレイン拡張領域 (drain extension region) 22、側壁スペーサー24、及びソース/ドレイン領域26を次に形成してもよい。トランジスタ30の形成を完了するための多くの両立する方法が当分野で知られており、本発明の範囲から離れることなく用いることができることに注意すべきである。

【0018】本発明によるN.O酸化は、均一かつ制御可能な成長を与える結果になる。下の表は、本発明による種々のロットの処理についての目的厚さ、3-シグマ変動、及び平均厚さを示している。処理条件は、12トールの圧力及び1050℃の温度でN.O+1%H.であった。

[0019]

Сp	Сpk
1.027	0.676
1.540	1.189
2.053	1.702
1.051	0.964
1.577	1.490
2.103	2.016

【0021】異なった厚さ(38Å~17Å)のN,O+H,酸化物のCV曲線を図7に示す。フラットバンド電圧での小さな変化は、フイルムが無視できるような固定された電荷を有することを示している。

【0022】更に、本発明により製造されたトランジスタ30のピーク移動度は、一般の移動度曲線上に存在し、図8に示したように、従来のO. 炉法により得られたものよりも9%高い。最後に、本発明により成長した

誘電体は、図9から分かるように、同じ同等の電気的厚さの炉乾式O.成長酸化物に対し、ゲート漏洩が2倍減少する結果を与えている。

【0023】本発明を態様を例示することに関連して記述してきたが、この記載は限定的意味で解釈されるべきではない。本発明の他の態様と同様、例示した態様の種々の修正及び組合せが、記載を参照して当業者には明らかになるであろう。従って、特許請求の範囲はそのような修正或は態様を全て包含するものである。

【0024】以上の説明に関して更に以下の項を開示する。

- (1) N.O及び水素を用いて半導体本体の上に酸化物層を成長させる工程を有する集積回路製造方法。
- (2) 酸化物層が7A~22Aの範囲の厚さを有する、第(1)項に記載の方法。
- (3) 酸化物層を成長させる工程が、850℃より高い温度で行われる、第(1)項に記載の方法。
- (4) 酸化物層を成長させる工程が、低温壁高速熱処理装置内で行われる、第(1)項に記載の方法。
- (5) 酸化物層がトランジスタのゲート誘電体を形成 20 する、第(1)項に記載の方法。
- (6) 酸化物層を成長させる工程が、ジュール熱加熱 装置内で行われる、第(1)項に記載の方法。
- (7) 酸化物層の上に高k誘電体膜を付着させ、ゲート誘電体を形成する、第(1)項に記載の方法。
- (8) 低温壁高速熱処理装置内で酸化剤としてN.O を用いて酸化物層を成長させる工程を有する集積回路製造方法。
- (9) 酸化物層が7Å~22Åの範囲の厚さを有する、第(8)項に記載の方法。
- (10) 酸化物層を成長させる方法が、850℃より 高い温度で行われる、第(8)項に記載の方法。
- (11) 酸化物層を成長させる工程が、低温壁高速熱処理装置内で雰囲気に水素を添加することを更に含む、第(8)項に記載の方法。
- (12) 酸化物層がトランジスタのゲート誘電体を形成する、第(8)項に記載の方法。
- (13) 酸化物層の上に高k誘電体膜を付着させ、ゲート誘電体を形成する、第(8)項に記載の方法。

(14) 超薄膜酸化物(14)を形成するための酸化剤としてN.Oを用いる。O.に比較してN.Oの酸化効率が低いので、成長速度を維持しながら、酸化温度を850℃より高く上昇させることができる。低温壁ランプヒーター高速熱処理(RTP)装置は、反応をウエーハ(10)の表面に限定する。酸化物(14)の電気的性質を改良するために、水素を添加するのが好ましい。

【図面の簡単な説明】

【図1】図1A~1Dは、本発明による超薄膜酸化物を 有するトランジスタを形成するための方法を示す断面図 である。

【図2】 N. O+H. 中で1050℃で成長させた22Å の誘電体中の酸素及び窒素の濃度プロファイルである。

【図3】種々の温度でのN,O+H,酸化の場合の成長曲線を示すグラフである。

【図4】種々の温度でのO.+H.酸化の場合の成長曲線を示すグラフである。

【図5】種々の酸化方法についての界面密度状態を示す グラフである。

【図6】本発明の一つの態様に従い形成された40Åの酸化物についてのC-V曲線のグラフである。


【図7】本発明の態様に従い形成された38Å~17Åの酸化物についてのCV曲線のグラフである。


【図8】種々の酸化方法についての移動度曲線を示すグラフである。


【図9】種々の酸化方法により形成された誘電体による キャパシタについて、同等の酸化物厚さの関数としてフ ラットパンド上1 Vでのゲート漏洩電流密度を示すグラ フである。

30 【符号の説明】


- 10 半導体本体
- 12 絶縁構造体
- 14 超薄膜酸化物
- 15 高k誘電体
- 16 ゲート電極
- 20 ゲート構造体
- 22 ドレイン拡張領域
- 24 側壁スペーサー
- 26 ソース/ドレイン領域














[図5]




【図6】




【図7】



【図8】



【図9】



フロントページの続き

Fターム(参考) 4G072 AA25 BB09 GG01 GG03 HH01

JJ01 JJ34 MM01 UU01

5F058 BA11 BC02 BF62 BJ04

5F140 AA00 BA01 BD01 BD13 BE07

BE19 BF08 BF10 BF14 BF21

BF27 CB01 CB04